数字设计——Verilog HDL、VHDL和SystemVerilog实现（第六版）

定　　价：119 元

丛书名：国外电子与通信教材系列

• 作者：（美）M. Morris Mano（M. 莫里斯 · 马诺），Michael D. Ciletti（迈克尔 · D. 奇莱蒂 ）
• 出版时间：2022/7/1
• ISBN：9787121439070
• 出 版 社：电子工业出版社

适用读者:本书可作为电气工程、电子工程、通信工程、计算机工程和计算机科学与技术等相关专业的教材，也可作为电子设计工程师的参考书。

• 中图法分类：TN79 
• 页码：524
• 版次：01
• 开本：16开
• 字数：922(单位：千字)

内容简介

本书是一本系统介绍数字电路设计的优秀教材，旨在教会读者关于数字设计的基本概念和基本方法。全书共分10章，内容涉及数字逻辑的基本理论，组合逻辑电路、时序逻辑电路、寄存器和计数器、存储器与可编程逻辑器件，寄存器传输级设计、半导体和CMOS集成电路、标准IC和FPGA实验、标准图形符号、Verilog HDL、VHDL、SystemVerilog与数字系统设计等。全书结构严谨，选材新颖，内容深入浅出，紧密联系实际，教辅资料齐全。

作者介绍

M. Morris Mano，美国加利福尼亚州立大学电子和计算机工程系的教授，出版过多部有关数字逻辑、计算机设计基础的教材；Michael D. Ciletti，美国科罗拉多大学教授。
尹廷辉，毕业于解放军通信工程学院信息与信号处理专业；毕业后留校任教，先后任助教、讲师，2005年任副教授，主要从事电子技术方面的课程教学和科研，获得军队教学成果一等奖1项，出版著作（译著）7部。

目 录

目 录
第1章 数字系统与二进制数 1
1.1 数字系统 1
1.2 二进制数 3
1.3 数制的转换 5
1.4 八进制数和十六进制数 7
1.5 补码 8
1.6 带符号二进制数 12
1.7 二进制码 15
1.8 二进制存储与寄存器 22
1.9 二进制逻辑 24
习题 27
参考文献 29
网络搜索主题 29
第2章 布尔代数和逻辑门 30
2.1 引言 30
2.2 基本定义 30
2.3 布尔代数的公理 31
2.4 布尔代数的基本定理和性质 34
2.5 布尔函数 36
2.6 规范式与标准式 40
2.7 其他逻辑运算 47
2.8 数字逻辑门 48
2.9 集成电路 53
习题 55
参考文献 59
网络搜索主题 59
第3章 门电路化简 60
3.1 引言 60
3.2 图形法化简 60
3.3 四变量卡诺图 64
3.4 和之积式的化简 68
3.5 无关条件 70
3.6 与非门和或非门实现 72
3.7 其他二级门电路实现 78
3.8 异或函数 82
3.9 硬件描述语言(HDL) 86
3.10 HDL中的真值表 99
习题 101
参考文献 105
网络搜索主题 106
第4章 组合逻辑 107
4.1 引言 107
4.2 组合电路 107
4.3 组合电路分析 108
4.4 设计步骤 111
4.5 二进制加减器 114
4.6 十进制加法器 121
4.7 二进制乘法器 123
4.8 数值比较器 125
4.9 译码器 126
4.10 编码器 130
4.11 数据选择器 132
4.12 组合电路的HDL模型 137
4.13 行为建模 156
4.14 编写一个简单的测试平台 162
4.15 逻辑仿真 167
习题 172
参考文献 178
网络搜索主题 179
第5章 同步时序逻辑 180
5.1 引言 180
5.2 时序电路 180
5.3 存储元件：锁存器 182
5.4 存储元件：触发器 185
5.5 钟控时序电路分析 191
5.6 时序电路的可综合HDL模型 200
5.7 状态化简与分配 219
5.8 设计过程 222
习题 228
参考文献 236
网络搜索主题 237
第6章 寄存器和计数器 238
6.1 寄存器 238
6.2 移位寄存器 240
6.3 行波计数器 247
6.4 同步计数器 250
6.5 其他计数器 255
6.6 寄存器和计数器的HDL描述 259
习题 268
参考文献 274
网络搜索主题 275
第7章 存储器和可编程逻辑器件 276
7.1 引言 276
7.2 随机存取存储器 277
7.3 存储器译码 282
7.4 检纠错 286
7.5 只读存储器 288
7.6 可编程逻辑阵列 293
7.7 可编程阵列逻辑 295
7.8 时序可编程器件 298
习题 311
参考文献 313
网络搜索主题 314
第8章 寄存器传输级设计 315
8.1 引言 315
8.2 寄存器传输级(RTL)定义 315
8.3 RTL描述 317
8.4 算法状态机(ASM) 329
8.5 设计举例(ASMD流程图) 335
8.6 设计举例的HDL描述 343
8.7 时序二进制乘法器 357
8.8 控制逻辑 361
8.9 二进制乘法器的HDL描述 366
8.10 用数据选择器进行设计 377
8.11 无竞争设计(软竞争条件) 391
8.12 无锁存设计(为什么浪费硅片面积？) 393
8.13 SystemVerilog语言简介 394
习题 399
参考文献 409
网络搜索主题 410
第9章 用标准IC和FPGA进行实验 411
9.1 实验介绍 411
9.2 实验1：二进制数和十进制数 414
9.3 实验2：数字逻辑门 416
9.4 实验3：布尔函数化简 418
9.5 实验4：组合电路 419
9.6 实验5：代码转换 421
9.7 实验6：使用数据选择器进行设计 422
9.8 实验7：加法器和减法器 423
9.9 实验8：触发器 424
9.10 实验9：时序电路 426
9.11 实验10：计数器 427
9.12 实验11：移位寄存器 429
9.13 实验12：串行加法 431
9.14 实验13：存储单元 432
9.15 实验14：灯式手球 434
9.16 实验15：时钟脉冲发生器 436
9.17 实验16：并行加法器和累加器 438
9.18 实验17：二进制乘法器 440
9.19 HDL仿真实验和使用FPGA的快速原型验证 443
第10章 标准图形符号 447
10.1 矩形符号 447
10.2 限定符号 449
10.3 相关符号 450
10.4 组合部件符号 451
10.5 触发器符号 453
10.6 寄存器符号 454
10.7 计数器符号 456
10.8 RAM符号 457
习题 458
参考文献 459
网络搜索主题 459
附录A 半导体和CMOS集成电路 460
部分习题解答 470