《FPGA/CPLD技术实用教程》从实际应用角度出发，以Ahera公司的FPGA／CPLD芯片及相关EDA软件为载体，由浅入深地介绍了基于FPGA／CPLD器件的应用系统软硬件没计相关知识与工程技巧；QuartusII开发工具软件的使用方法与开发技术；VHDL语言的语法结构和编程技巧以及常用组合与时序逻辑电路的设计方法。《FPGA/CPLD技术实用教程》同时以康芯GW48EDA实验开发系统为例，简单介绍了应用开发的步骤与技巧。
《FPGA/CPLD技术实用教程》结构清晰、内容全面并且重点突出，基础知识与大量实例相结合，突出实用性和可操作性，略去了部分抽象冷僻的内容，重点放在基本概念和常用方法的讲解上。《FPGA/CPLD技术实用教程》可作为高职院校电子信息、机电、通信、自动化、计算机等专业的教材或教学参考书使用，也可作为从事各类电子系统设计的广大工程技术人员的培训教材或实用工具书。
随着对电路功能及性能要求的不断提升，传统的简单集成电路已不能满足设计者的需求，可编程器件逐渐成为广大硬件工程师所必需的设计器件，尤其适合于新产品的开发与小批量生产，因此深受广大工程技术人员的喜爱。
FPGA／CPLD、DSP和CPU被称为未来数字电路系统的三块基石，也是目前硬件设计研究的热点。与传统电路设计方法相比，FPGA／CPLD具有功能强大，开发过程投资小、周期短，可反复编程修改，保密性能好，开发工具智能化等特点，特别是随着电子工艺的不断改进，低成本FPGA／CPLD器件推陈出新，这一切促使FPGA／CPLD成为当今硬件设计的首选方式之一，被广泛应用于通信、仪器仪表、工业控制、信息处理等系统的设计与生产中。而掌握可编程逻辑器件FPGA／CPLD的设计技术，则成为电子信息类专业技术人员的一项必备设计手段和技能。
Altera公司作为世界上最大的可编程逻辑器件供应商之一，不断地引领着世界上可编程器件领域的发展方向。其主要产品从早期的MAx系列、FLEx系列、ACEX系列到现在流行的MAXII系列、Stmtix系列、StratixcII系列、Cy-elone系列、cycloneclI系列等都有经典之作，非常有利于我们深入了解可编程器件。而作为Altera公司新一代开发软件的Quar.tuscII更是具备了强大的功能，使我们能够非常方便地开发可编程硬件系统。故本书以Altera公司FPGA／CPLD产品及QuartusII开发平台作为载体，全面介绍可编程器件原理、设计、应用等基本知识与技能。
本书主要内容有：第1章首先给出可编程逻辑器件的基本概念、结构特点，并对其常用的开发工具、开发流程加以说明；第2章介绍了VHDL语言的基本概念、语法规范及功能特点，并通过大量实例展示其应用技巧；第3章以Altera的QuartusⅡ综合开发平台为例，介绍典型EDA开发软件的基本功能、用户界面、设计流程；第4～5章介绍了典型的组合逻辑及时序逻辑电路设计的基本方法及技巧；第6章简单介绍了GW48EDA实验系统的基本特点及使用方法，并结合实例给出了FPGA／CPLD硬软件应用与开发的基本知识及技能。
第1章 可编程逻辑器件简介
1.1 可编程逻辑设计技术简介
1.1.1 可编程逻辑器件发展简史
1.1.2 可编程逻辑器件特点
1.1.3 可编程逻辑器件分类
1.1.4 主要可编程逻辑器件生产厂商及典型器件
1.2 FPGA／CPLD的基本结构
1.2.1 CPLD的基本结构
1.2.2 FPGA的基本结构
1.2.3 CPLD和FPGA的比较及选用
1.3 FPGA／CPLD的设计流程
1.4 FPGA／CPLD的开发工具－EDA软件
1.4.1 设计输入工具
1.4.2 综合工具
1.4.3 仿真工具
1.4.4 实现与优化工具
1.4.5 后端辅助工具
1.4.6 验证调试工具
1.4.7 系统级设计环境
1.5 下一代可编程逻辑设计技术展望
1.5.1 下一代可编程逻辑器件硬件发展趋势
1.5.2 下一代EDA软件设计方法发展趋势
1.6 Ahera典型FPGA／CPLD的结构
1.6.1 Altera高密度FPGA
1.6.2 Altera低成本FPGA
1.6.3 Altera的CPLD器件
1.7 本章小结
1.8 习题
第2章 VHDL硬件描述语言
2.1 VHDL概述
2.1.1 VHDL语言的特点
2.1.2 VHDL程序的一般结构
2.2 VHDL语言的程序结构
2.2.1 实体(ENTTY)
2.2.2 结构体(ARCHITECTURE)
2.2.3 库(LIBRARY)
2.2.4 程序包(PACKAGE)
2.2.5 配置(CONFIGURATION)
2.3 VHDL语言的数据类型
2.3.1 VHDL的文字规则
2.3.2 VHDL的数据对象(Data0bject)
2.3.3 VHDL的数据类型(Data Type)
2.3.4 VHDL的类型转换
2.4 VHDL的操作符(Operator)
2.4.1 操作符的种类
2.4.2 操作符的优先级
2.4.3 逻辑操作符(LogicalOperator。)
2.4.4 关系操作符(IlelationalOperatol)
2.4.5 算术操作符(AritIlmeticOperator)
2.5 VHDL的顺序语句(SequentialStatement)
2.5.1 赋值语句
2.5.2 流程控制语句
2.5.3 等待语句(WAIT)
2.5.4 子程序调用语句
2.5.5 返回语句(RETURN)
2.5.6 空操作语句(NULL)
2.5.7 其他顺序语句
2.6 VHDL的并行语句(ConcurTentStatement，)
2.6.1 块语句(BlockStatement)
2.6.2 进程语句(ProcessStatement)
2.6.3 并行过程调用语句(ConcurrentProcedure(Jail)
2.6.4 并行信号赋值语句(ConcurrentSignalAssignment)
2.6.5 元件例化语句(ComponentInstanfiat：ion)
2.6.6 生成语句(CenerateStatement)
2.7 本章小结
2.8 习题
第3章 QuartusⅡ软件及应用
3.1 QuaitusⅡ软件概述
3.1.1 QuailusⅡ软件的功能简介
3.1.2 QuariusⅡ软件的用户界面
3.2 基本设计流程
3.2.1 工程文件管理
3.2.2 创建QuartusⅡ的工程
3.2.3 设计输入方式
3.2.4 基于图形编辑输入法的设计过程
3.2.5 基于文本编辑输入法的设计过程
3.3 SignalProbe及SignalTapⅡ逻辑分析器
3.3.1 SignalProbe
3.3.2 SignalTapⅡ逻辑分析器
3.4 本章小结
3.5 习题
第4章 组合逻辑电路设计
4.1 基本门电路的设计
4.1.1 设计要求
4.1.2 VHDL语言输入
4.1.3 软件仿真
4.2 数据选择器的设计
4.2.1 设计要求
4.2.2 VHDL语言输入
4.2.3 软件仿真
4.3 1对2数据分配器的设计
4.3.1 设计要求
4.3.2 VHDL语言输入
4.3.3 软件仿真
4.4 4位BCD译码器的设计
4.4.1 实验原理
4.4.2 VHDL语言输入
4.4.3 软件仿真
4.5 三态门的设计
4.5.1 设计要求
4.5.2 VHDL语言输入
4.5.3 软件仿真
4.6 半加器的设计
4.6.1 设计要求
4.6.2 VHDL语言输入
4.6.3 软件仿真
4.7 全加器的设计
4.7.1 设计要求
4.7.2 VHDL语言输入
4.7.3 软件仿真
4.8 6位加法器的设计
4.8.1 设计要求
4.8.2 VHDL语言输入
4.8.3 软件仿真
4.9 4位加减法器的设计
4.9.1 设计要求
4.9.2 VHDL语言输入
4.9.3 软件仿真
4.10 3位乘法器的设计
4.10.1 设计要求
4.10.2 VHDL语言输入
4.10.3 软件仿真
4.11 本章小结
4.12 习题
第5章 时序逻辑电路设计
5.1 VHDL程序中时钟信号变化的检测处理
5.1.1 使用进程的敏感信号表检测时钟变化
5.1.2 使用WAIT语句检测时钟变化
5.2 D触发器的设计
5.2.1 设计要求
5.2.2 VHDL语言输入
5.2.3 软件仿真
5.3 JK触发器的设计
5.3.1 设计要求
5.3.2 VHDL语言输入
5.3.3 软件仿真
5.4 带异步复位／置位端的同步使能T触发器的设计
5.4.1 设计要求
5.4.2 VHDL语言输入
5.4.3 软件仿真
5.5 简单计数器的设计
5.5.1 设计要求
5.5.2 VHDL语言输入
5.5.3 软件仿真
5.5.4 功能拓展：同步清零的计数器
5.6 同步清零的可逆计数器
5.6.1 设计要求
5.6.2 VHDL语言输入
5.6.3 软件仿真
5.7 同步预置数的计数器
5.7.1 设计要求
5.7.2 VHDL设计输入
5.7.3 软件仿真
5.7.4 功能拓展
5.8 带进制的计数器
5.8.1 设计要求
5.8.2 VHDL设计输入
5.8.3 软件仿真
……
第6章 GW48 EDA实验系统使用方法简介
精品教材 更多
