本书除绪论外共分9章，主要内容包括：Verilog HDL的基本结构与描述方式、Verilo HDL的基本要素、Verilog HDL的基本语句、组合电路设计、时序电路设计、仿真测试程序设计、组合电路设计实例、时序电路设计实例、EDA开发软件等。书中选用了相当数量的例题、实例，便于读者联系实际，举一反三，学习运用。
本书可作为高等学校通信、电子工程、自动控制、工业自动化、检测技术及电子技术应用等相关电类专业本科和专科生Verilog HDL、EDA课程的教材和教学参考书，也可作为相关工程技术人员的学习参考书。
本书是在原《Verilog 程序设计与EDA》一书(西安电子科技大学出版社2012年9月出版)的基础上，根据教学改革的需要，结合作者近年来Verilog 程序设计与EDA课程教学、科研实践重新修订而成的。
此次修订在内容上进行了调整，更便于组织教学。Verilog 程序设计与EDA课程是实践性很强的课程，在完成前几章的教学任务后，教师可根据实际，选择本书后相关公司的开发软件，以组合电路设计实例、时序电路设计实例章节为参考，组织实验教学内容，以便在学习中实践，在实践中学习。
本书此次出版得到了西安电子科技大学教材建设基金的资助。
本书的编著得到了西安电子科技大学教务处、电子工程学院领导和同行的支持和帮助；西安电子科技大学出版社云立实编辑为之付出了辛勤工作。对于这一切，编者表示诚挚的感谢。此外，对于在学习、写作过程中参考过的文献、资料的作者，编者也深表感谢。
由于作者水平有限，书中难免存在疏漏和不妥之处，敬请各位读者批评指正。
作 者
2018年3月
精品教材 更多
