数字逻辑电路的分析和设计方法,主要内容包括数字电路基本概念、数制和码制、逻辑代数基础、逻辑函数的建立和化简、基本门电路、组合逻辑电路的分析与设计、触发器、时序逻辑电路的分析与设计、常用中规模逻辑器件的应用、PLD逻辑器件、脉冲的产生与整形等,通过实例介绍了HDL语言及数字系统设计方法。
本教材内容由浅入深,适用于高等院校计算机类专业“数字逻辑”课程,亦可供从事自动化、通信、仪器仪表等电子工程领域的科研和工程技术人员参考。
硬件描述语言HDL(Hardware Describe Language)是一种用形式化方法描述数字电路和系统的语言。有别于一般的计算机程序设计语言(如:C语言、Pascal语言),HDL,用来描述硬件电子系统的逻辑功能、电路结构和连接方式。利用这种语言,数字电路系统的设计者可以自顶向下(从抽象到具体)逐层描述自己的设计思想,用一系列分层次的模块来表示极其复杂的数字系统。然后,利用电子设计自动化EDA(Electronics Design Automation)工具,逐层进行仿真验证,再把其中需要变为实际电路的模块组合,经过自动综合工具转换到门级电路网表。接下去,再用专用集成电路ASIC或现场可编程门阵列FPGA自动布局布线工具,把网表转换为要实现的具体电路布线结构。目前,这种高层次(high-level-design)的方法已被广泛采用。据统计,目前在美国硅谷约有90%以上的ASIC和FPGA采用硬件描述语言进行设计。